おいふぉりーのぶろぐ

きっと趣味のブログに違いないです!!

スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。
  1. --/--/--(--) --:--:--|
  2. スポンサー広告

[GPB]開発中

gpb_dev.jpg
とりあえず配線は一通り終わって、1 つずつ接続したモジュールの動作確認をしてるとこです。FPGA に接続したのは、コンフィギュレーションROM、32MHz のオシレータ、4M ビットのメモリを 2 つ、カメラ(ITU656)、USBシリアル変換チップ(3Mbpsの予定)です。こんなもんで、最低限画像をあれこれ処理して動作確認できるかなぁ~。配線したボードの詳細についてはまた今度。

てか、カメラをつないだだけでITU656の信号(27MHzのクロックと8ビットのデータ)がGNDやVccに流れ込んでくるようなんですがダイジョブでしょうか?ITU656の信号は一旦74LCX245のバッファを通してFPGAに入れるようにしているんですが、バッファの入力部で信号がアンダーシュート、オーバーシュートしているもんで、そのせいで電源ラインにノイズとして流れ込んでいるようです。LCXシリーズは信号入力とGND側にのみ保護ダイオードが入っているので、GNDのノイズの方がVccよりひどい感じです。

メインのクロックは、ITU656のクロックとは別に32MHzのオシレータを用意しているんですが、こっちもFPGAに入れる前に74LCX00をバッファとして通していてオーバーシュート、アンダーシュートが激しかったのですが、オシレータの出力端、バッファのドライブ端に100Ωのダンピング抵抗を入れてみたところ、信号のオーバーシュート、アンダーシュートが無くなり電源ラインのノイズもかなり改善されました。(ちなみに、このメインクロックのダンピング抵抗の有無の確認はカメラの電源を切って確認してますよ。)

こんな感じで、電源ラインのノイズはオシロスコープで観測できるくらいバリバリひどいのですが、とりあえずコンフィギュレーションとかは問題なく安定して行えているので、ITU656の部分はこのまま放置して進めようかと思ってます。あと、メモリ周りが心配ですね。こっちもウェイトステートを調整しながら様子見ます。ホントにダメそうだったらそのとき、配線直しますわ。あとFPGAに直結している部分はDCI(デジタル制御インピーダンス)を使う手もありますし。ちょっと基板の配線の都合上抵抗を付けるところが無いもので…まず配線は現状維持で進めます。

(速い信号は難しい!と思う今日この頃)


PS. そうそう、結局、ベタアースにしたりはしてないです。もし動かなかったら、クロックを下げてなんとか動かそうかと。
  1. 2006/11/29(水) 16:15:57|
  2. ハードウェア開発
  3. | トラックバック:0
  4. | コメント:0
<<Verilog HDL に移行。そして、 IVI + Cver 導入。 | ホーム | [GPB]プロジェクト再開>>

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック

トラックバックURLはこちら
http://tm86eublog.blog42.fc2.com/tb.php/169-d40057bf
この記事にトラックバックする(FC2ブログユーザー)

来客数

プロフィール

Euphorie

Author:Euphorie
"おいふぉりー"って呼んでくださいな☆
ハードウェアとかソフトウェアとかの開発に興味があったり。。。
連絡先は上の画像。

最近の記事

最近のコメント

最近のトラックバック

月別アーカイブ

カテゴリー

ブロとも申請フォーム

この人とブロともになる

ブログ内検索

RSSフィード

リンク

このブログをリンクに追加する

上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。